



HT5700
低功耗 HART 调制解调器
数据手册



沈阳中科博微科技股份有限公司

版本：V1.0

免责声明

已经检查过此手册的内容，确认所描述的硬件和软件的一致性。由于无法完全排除误差，不能保证绝对一致。然而我们将定期检查此手册中的数据，并在后续版本中予以必要的修正。欢迎任何关于改进的建议。

Microcyber Corporation 2025

技术数据随时有变。

公司简介

沈阳中科博微科技股份有限公司是由中国科学院沈阳自动化研究所发起创建的一家高新技术企业，主要从事网络化控制系统、工业通信及仪表、开发、生产和应用。中科博微承担了多个国家科技重大专项、国家高技术研究发展计划（863 计划）、智能制造装备发展专项等国家科技计划项目，是国家网络化控制系统工程研究中心建设依托单位。

中科博微成功地开发了国内第一个通过国际认证的现场总线协议主栈、第一个通过国家认证的现场总线仪表、国内第一个通过德国 TÜV 认证的安全仪表，与其他单位共同主持了制定国内第一个工业以太网协议标准 EPA、第一个工业无线通信协议标准 WIA-PA，并成为 IEC 国际标准。

中科博微的产品和技术曾荣获国家科技进步二等奖两项、国家科技发明奖一项、中国科学院科技进步一等奖一项、辽宁省科技进步一等奖一项，产品出口欧美等发达国家，美国 Emerson、英国 Rotork、英国 Bifold 等业内顶尖企业都在其产品中采用了博微的关键技术或关键部件，成功完成了 200 多项大型自动化工程项目。

中科博微是 FCG 组织成员；是 Profibus 用户组织（PNO）成员。

中科博微成功通过了 ISO9001:2008 质量管理体系认证和汽车行业的 ISO/TS16949 质量体系认证。优秀的研发团队，丰富的自动化工程设计与实施经验，业界领先的产品，庞大的市场网络，优秀的企业文化，都为公司的创业和持续发展奠定了坚实基础。承载员工理想，创造客户价值，促进企业发展。

承载员工理想，创造客户价值，促进企业发展。

目 录

| | |
|-----------------------------|----|
| 第 1 章 概述 | 4 |
| 1.1 产品特性 | 4 |
| 1.2 典型应用 | 4 |
| 第 2 章 规格参数 | 5 |
| 2.1 规格 | 5 |
| 2.2 时序 | 6 |
| 2.3 绝对最大额定值 | 7 |
| 第 3 章 引脚配置及功能 | 8 |
| 第 4 章 典型性能特征 | 10 |
| 第 5 章 工作原理 | 11 |
| 5.1 FSK 调制器 | 11 |
| 5.2 FSK 解调器 | 12 |
| 5.3 连接到 HART_或 ADC_IP | 12 |
| 5.4 时钟配置 | 13 |
| 5.4.1 外部晶振 | 13 |
| 5.4.2 CMOS 时钟输入 | 14 |
| 5.4.3 内部振荡器 | 14 |
| 5.4.4 时钟输出 | 14 |
| 5.4.5 断电模式 | 15 |
| 5.4.6 全双工操作 | 15 |
| 第 6 章 应用信息 | 16 |
| 6.1 电源解耦 | 16 |
| 6.2 瞬态电压保护 | 16 |
| 6.3 典型连接 | 17 |
| 附录 1 外形尺寸 | 18 |

第1章 概述

HT5700 是单芯片 HART 通信的解决方案，设计用于 HART® FSK 半双工调制解调器，符合 HART 物理层规范要求。HT5700 集成了必要的滤波、信号检测、调制、解调和信号生成功能，所需的外部元件很少。同时芯片内部还集成 0.5%精度的振荡器可以极大的节省电路板空间，是设计 HART 电路的理想选择。




图 1 产品功能框图

1.1 产品特性

- 符合 HART 标准的全集成 FSK 调制解调器
- 接收模式最大供电电流 115 μ A
- 适用于本质安全应用
- 集成了接收带通滤波器最小的外部电路
- 针对各种系统配置进行时钟优化超低功耗晶振(最大值为 60 μ A) 外部 CMOS 时钟源 集成精密振荡器
- HART 输出具有驱动能力
- HBM ESD 等级: 8kV
- 2.7V 至 5.5V 电源
- 1.71V 至 5.5V 接口
- 工作温度范围: -40 $^{\circ}$ C 至+125 $^{\circ}$ C
- 封装: 4mm \times 4mm LFCSP
- UART 接口

1.2 典型应用

- 现场变送器
- HART 多路复用器
- PLC 和 DCS 模拟 I/O 模块
- HART 网络连接

第2章 规格参数

2.1 规格

除非另有说明，VCC=2.7V 至 5.5V；IOVCC= 1.71V 至 5.5V；AGND= DGND；CLKOUT 禁用；HART_OUT 配备 5 nF 负载；采用内部和外部接收滤波器；内置基准电压源；所有指标均适用于-40°C 至+125°C。

表 1 规格参数表

| 参数① | 最小值 | 类型 | 最大值 | 单位 | 测试条件/备注 |
|------------------|------------|-----|--------------|--------|---------------------------------------|
| 功率要求② | | | | | |
| VCC | 2.7 | | 5.5 | V | |
| IOVCC | 1.71 | | 5.5 | V | |
| VCC 和 IOVCC 电流消耗 | | | | | |
| 解调器 | | 86 | 115 | μA | 外部时钟，-40°C 至+85°C |
| | | | 179 | μA | 外部时钟，-40°C 至+125°C |
| | | 69 | 97 | μA | 外部时钟，-40°C 到+85°C，外部参考 |
| | | | 157 | μA | 外部时钟，-40°C 至+125°C，外部参考 |
| 调制器 | | 124 | 140 | μA | 外部时钟，-40°C 至+85°C |
| | | | 193 | μA | 外部时钟，-40°C 至+125°C |
| | | 73 | 96 | μA | 外部时钟，-40°C 到+85°C，外部参考 |
| | | | 153 | μA | 外部时钟，-40°C 至+125°C，外部参考 |
| 晶振③ | | 33 | 60 | μA | 外部晶体，XTAL1 和 XTAL2 处为 16 pF |
| | | 44 | 71 | μA | 外部晶体，XTAL1 和 XTAL2 处为 36 pF |
| 内部振荡器④ | | 87 | 110 | μA | 不需要外部晶体 |
| 关机模式 | | | | | RESET=REF_EN= DGND |
| | | 30 | 45 | μA | 内部参考禁用，-40°C 至+85°C |
| | | | 55 | μA | 内部参考禁用，-40°C 至+125°C |
| 内部电压参考 | | | | | |
| 内部参考电压年龄 | 1.49 | 1.5 | 1.51 | V | REF_EN= IOVCC 以启用内部参考；VCC=2.71V 最小值 |
| 负载调节 | | 18 | | ppm/μA | 使用 50μA 负载进行测试 |
| 可选外部电压 | | | | | |
| 参考 | | | | | |
| 外部参考输入电压 | 2.47 | 2.5 | 2.53 | V | REF_EN= DGND，以启用外部参考电压，VCC = 2.7V 最小值 |
| 外部参考输入电流 | | | | | |
| 解调器 | | 14 | 16 | μA | 接收模式下由外部参考器规定的电流 |
| 调制器 | | 37 | 40 | μA | 发送模式下由外部参考要求的电流 |
| 内部振荡器 | | 14 | 16 | μA | 如果使用内部振荡器，则应符合外部参考电流要求 |
| 关闭电源 | | 14 | 16 | μA | |
| 数字输入 | | | | | |
| VIH, 输入高压 | 0.7× IOVCC | | | V | |
| VIL, 输入低电压 | | | 0.3×OVC C | V | |
| 输入电流 | -0.1 | | +0.1 | μA | |
| 输入电容⑤ | | 5 | | pF | 每个引脚 |
| 数字输出 | | | | | |
| VOH, 输出高压 | IOVCC-0.5 | | | V | |
| VOL, 输出低电压 | | | 0.4 | V | |
| CD 断言⑥ | 85 | 100 | 110 | mVp-p | |

| HART_IN 输入 | | | | | |
|-------------|--------|--------|--------|---------|---|
| 输入电压范围 | 0 | | 参考 | V | 外部参考来源 |
| | 0 | | 1.5 | V | 已启用内部引用 |
| HART_OUT 输出 | | | | | |
| 输出电压 | 459 | 493 | 505 | mVp-p | 交流耦合 (2.2μF)，在 HART_OUT 引脚处测量，负载为 160Ω (最坏情况负载) |
| 标记频率⑦ | | 1200 | | Hz | 内部振荡器 |
| 空间频率⑦ | | 2200 | | Hz | 内部振荡器 |
| 频率误差 | -0.5 | | +0.5 | % | 内部振荡器，-40°C 至+85°C |
| | -1 | | +1 | % | 内部振荡器，-40°C至+125°C |
| 相位连续性错误⑤ | | | 0 | Degrees | |
| 最大负载电流⑤ | | 160 | | Ω | 如果驱动电阻负载，则推荐配置的最坏情况负载为 160Ω，交流耦合 2.2μF |
| 传输阻抗 | | 7 | | Ω | RTS 低电平时，HART_OUT 引脚 |
| | | 70 | | kΩ | RTS 高电平时，HART_OUT 引脚 |
| 内部振荡器 | | | | | |
| 频繁性 | 1.2226 | 1.2288 | 1.2349 | MHz | -40°C to+85°C |
| | 1.2165 | 1.2288 | 1.2411 | MHz | -40°C to+125°C |
| 外部时钟 | | | | | |
| 外部时钟源频率 | 3.6496 | 3.6864 | 3.7232 | MHz | |

- ① 温度范围：-40°C 至+125°C；典型温度为 25°C。
- ② 功耗规格基于平均电流值。
- ③ 解调器和调制器电流规格为采用外部时钟时的情况。如果采用外部晶振，则必须将晶振电流规格加到对应的 VCC 和 IOVCC 解调器/调制器电流规格中，以获得此模式下所需的总电源电流。
- ④ 解调器和调制器电流规格为采用外部时钟时的情况。如果采用内部振荡器，则必须将内部振荡器电流规格加到对应的 VCC 和 IOVCC 解调器/调制器电流规格中，以获得此模式下所需的总电源电流。
- ⑤ 通过设计和表征保证，未经过生产测试。
- ⑥ 如果不使用内部振荡器，频率精度取决于所使用的晶体或时钟源的精度。

2.2 时序

除非另有说明，否则 V_{CC}= 1.71 V 至 5.5 V，IOV_{CC}= 1.71 V 至 5.5 V，T_{MIN} 至 T_{MAX}。

表 2 时序特性表

| 参数 | 在 T _{MIN} 、T _{MAX} 下限制 | 单元 | 描述 |
|----|--|------------|--|
| t1 | 1 | 最大 Bit 时间① | 载波起始时间。从 RTS 跃过到载波达到第一个峰值的时间 |
| t2 | 1 | 最大 Bit 时间② | 载波停止时间。从 RTS 上升沿到载波幅度降至最小接收幅度以下的时间 |
| t3 | 1 | 最大 Bit 时间② | 载波衰减时间。从 RTS 上升沿到载波幅度降至交流零点的时间 |
| t4 | 6 | Bit 数最多为② | 载波检测开启。从载波开启到 CD 上升沿的时间 |
| t5 | 6 | Bit 数最多② | 载波检测关闭。从载波关闭到载波下降沿的时间 |
| t6 | 10 | Bit 数最多为② | 在载波恒定有效情况下，从发射模式切换到接收模式时，载波检测打开。从 RTS 上升沿到 CD 上升沿的时间 |
| t7 | 2.1 | ms typ | 晶振上电时间。在 VCC 处施加有效电源电压或通过 XTAL_EN 引脚启用振荡器时。晶体负载电容器=8pF |
| t8 | 6 | ms typ | 晶振上电时间。晶体负载电容器=18pF |

| | | | |
|-----|----|--------|---|
| t9 | 25 | μs typ | 内部振荡器上电时间。在 VCC 处施加有效电源电压或通过 CLK_CFG0 和 CLK_CFG1 引脚启用振荡器时 |
| t10 | 10 | ms typ | 电压基准上电时间 |
| t11 | 30 | μs typ | 从省电模式到正常工作模式的过渡时间（外部时钟源、外部参考） |

- ① 此规格适用于配置有内部或外部接收滤波器的 HT5700；
- ② Bit 时间是指传输一个数据位（1 Bit 时间=1/1200 Hz= 833.333μs）所需的时间。

2.3 绝对最大额定值

除非另有说明，否则 T_A=25°C。

表 3 额定参数表

| 参数 | 额定值 |
|---------------------------|--|
| VCC至GND | - 0.3V 至+7V |
| IOVCC至GND | - 0.3V至+7V |
| DGND的数字输入 | - 0.3V至IOVCC + 0.3V或+7V（以较小者为准） |
| 数字输出至DGND | - 0.3V至IOVCC + 0.3V或+7V（以较小者为准） |
| HART_OUT到AGND | - 0.3V to+2.5V |
| HART_IN到AGND | - 0.3V至VCC + 0.3 或+7V（以较小者为准） |
| ADC_IP | - 0.3V至VCC + 0.3V或+7V（以较小者为准） |
| AGND到DGND | - 0.3V to+0.3V |
| 工作温度范围（T _A ）工业 | -40° C to+125°C |
| 储存温度范围 | -65° C to+150°C |
| 结点温度（T _{JMAX} ） | 150°C |
| 功耗 | (T _{JMAX} -T _A)/θ _{JA} |
| 静电放电 | |
| 人体模型 | 8 kV |
| 场感应充电模型 | 1.5 kV |

注意：超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

热阻

θ_{JA} 适用于最坏条件，即器件焊接在电路板上以实现表贴封装。

表 4 热阻表

| 包装类型 | θ _{JA} | θ _{JC} | 单位 |
|-----------|-----------------|-----------------|------|
| 24引脚LFCSP | 56 | 3 | °C/W |

第3章 引脚配置及功能




图2 引脚示意图

表5 引脚功能描述表

| 引脚编号 | 引脚名称 | 功能描述 |
|------|----------|--|
| 1 | XTAL_EN | 晶振电路启用。低电平使得能够实现晶振电路，并且需要外部晶体。高电平禁用晶振电路，并且外部时钟源或内部振荡器提供时钟源。该管脚与CLK_CFG0和CLK_CFG1管脚结合使用以配置所需时钟生成方案。 |
| 2 | CLKOUT | 时钟输出。如果使用晶振或内部RC振荡器，则可以在CLKOUT引脚上配置时钟输出。启用时钟输出会消耗额外的电流来驱动该引脚上的负载。有关更多详细信息，请参见CLKOUT部分。 |
| 3 | CLK_CFG0 | 时钟配置控制。请参见表6。 |
| 4 | CLK_CFG1 | 时钟配置控制。请参见表6。 |
| 5 | RESET | 主动低数字输入。保持复位低位将HT5700置于掉电模式。复位时的高状态将使HT5700返回其通电状态。如果不使用该引脚，则将该引脚系在IOVCC上。 |
| 6 | CD | Carrier Detect—数字输出。CD上的高电平表示检测到有效的载波。 |
| 7 | TXD | Transmit Data—数字输入。调制器的数据输入。 |
| 8 | RTS | 请求发送—数字输入。高电平使能解调器启用，同时禁用调制器。低电平使能调制器启用，同时禁用解调器。 |
| 9 | DUPLEX | 此引脚的高电平状态可启用全双工操作。请参见工作原理部分。低电平状态禁用此功能。 |
| 10 | RXD | Receive Data—UART接口数字数据输出。解调器的数据输出通过此引脚访问。 |
| 11 | IOVCC | 数字接口电源。数字阈值电平参考施加到该引脚的电压。应用电压可在1.71 V至5.5 V范围内。IOVCC应使用低ESR 10μF和0.1μF电容器与地进行去耦（请参阅“电源去耦”部分）。 |
| 12 | DGND | 数字电路接地参考连接。对于典型操作，建议将此引脚连接到AGND。 |
| 13 | REG_CAP | 内部电压调节器的电容器连接。将一个1μF电容器从该引脚连接到地。 |
| 14 | HART_OUT | HART FSK信号输出。请参见FSK调制器部分和图28对于典型的连接。 |
| 15 | REF | 内部参考电压输出，或外部2.5 V参考电压输入。将1μF电容从该引脚连接到地。当提供外部参考时，VCC电源需要至少2.7 V的电压。 |
| 16 | HART_IN | HART FSK信号。当使用内部滤波器时，使用2.2 nF的串联电容将HART输入信号耦合到该引脚上。如果使用如图22所示的外部带通滤波器，则不要连接到此引脚。 |
| 17 | ADC_IP地 | 如果使用内部带通滤波器，将680 pF连接到该引脚。或者该引脚允许直接连接到ADC输入，在 |

| | | |
|------|------------|--|
| | 址 | 这种情况下，必须使用外部带通滤波器网络，如图21所示。 |
| 18 | VCC | 电源输入。2.7 V至5.5 V可应用于此引脚。VCC应通过低ESR 10 μ F和0.1 μ F电容器与地断开（请参阅“电源去耦”部分）。 |
| 19 | 模拟接地 | 模拟电路接地参考连接。 |
| 20 | XTAL 2 | 用于外部3.64MHz晶体的连接。如果使用内部RC振荡器或外部时钟源，请勿连接至此引脚。 |
| 21 | XTAL 1 | 用于外部3.6864 MHz晶体或外部时钟源输入的连接。如果使用内部RC振荡器，将该引脚接地。 |
| 22 | 数字接地 | 数字电路接地参考连接。对于典型操作，建议将此引脚连接到AGND。 |
| 23 | REF_EN | 参考启用。高电平启用内部1.5 V参考和缓冲。低电平禁用内部参考和输入缓冲，并且缓冲的外部2.5 V参考源必须应用于REF。如果REF_EN为低电平，VCC必须大于2.7 V。 |
| 24 | FILTER_SEL | 带通滤波器选择。高电平启用内部滤波器，HART信号应用于HART_IN引脚。低电平禁用内部滤波器，然后必须在ADC_IP输入引脚处连接外部带通滤波器。在这种情况下，HART信号应用于ADC_IP引脚。 |
| EPAD | EPAD | 裸露的衬垫可以连接到AGND或DGND，或者也可以不连接。建议将衬垫热连接至铜平面，以提高热性能。 |

第4章 典型性能特征




图3 载波启动时间




图4 载波检测关闭时间




图5 载流器停止/衰减时间




图6 在载波恒定有效情况下，从发射模式切换为接收模式时，载波检测开启时序




图7 载波检测开启时间

第5章 工作原理

可寻址远程传感器高速通道（HART）通信是一种全球标准，可通过模拟线路在智能现场设备和控制系统间传送和接收数字信息。这是一种数字双向通信系统，其在 4 mA 至 20 mA 模拟电流信号之上调制一个 1 mA p-p 频移键控（FSK）信号。HT5700 设计用作单芯片、低功耗、HART FSK 半双工调制解调器，符合 HART 物理层要求。

HT5700 不仅集成了调制和解调功能，还包含内部参考源、集成接收带通滤波器（可根据需要灵活旁路）以及内部缓冲的 HART 输出，提供强大的输出驱动能力，并且无需外部缓冲。HT5700 还包含一个精密的内部 RC 振荡器。由于多种的集成选项，因此需要的外部组件最少。

HT5700 能够发送或接收 1.2 kHz 和 2.2 kHz 的载波信号。1.2 kHz 信号表示数字 1；而 2.2 kHz 信号则表示 0。这些部件支持三种主要的时钟配置：外部晶振、CMOS 时钟输入、内部 RC 振荡器。

设备通过标准 UART 接口控制。相关信号为 RTS、CD、TXD 和 RXD（有关单个引脚描述的更多详细信息见表 5）。

5.1 FSK 调制器

调制器将 TXD 输入端的 UART 编码 HART 数据比特流转换为 1200Hz 和 2200Hz 信号（见图 8）。此正弦波信号在内部进行缓冲并在 HART_OUT 引脚上输出。调制器通过将 RTS 信号拉低来使能。




图 8 HT5700 调制器波形

调制器模块包含一个 DDS 引擎，后者会产生数字格式的 1.2 kHz 或 2.2 kHz 正弦波并接着执行数模转换。该 DDS 引擎本身会产生连续相位信号，因此在频率之间切换时应避免出现任何输出不连续。图 9 展示了这种 FSK 编码方案的一种简单实现方法。




图 9 基于 DDS 的 FSK 编码器

5.2 FSK 解调器




图 10 HT5700 解调器波形

当 HT5700 处于接收模式时，CD 高电平表示检测到有效的载波。解调器在 HART_IN 引脚接收 FSK 信号，并在 UART 接口数字数据输出引脚 RXD 恢复原始调制信号。ADC、数字滤波和数字解调的组合使得 RXD 引脚上的输出非常准确。HART 比特流遵循标准 UART 帧格式，包括起始位、8 位数据、一个奇偶校验位和停止位（见图 10）。当 RTS 为逻辑高电平时，调制器被禁用，而解调器被启用。

5.3 连接到 HART_或 ADC_IP

HT5700 具有两个过滤器配置选项：外部过滤器（HART 信号应用于 ACP_IP）和内部过滤器（HART 信号应用于 HART_IN）。

外部滤波器配置如图 11 所示。这种情况下，HART 信号通过外部滤波器电路施加到 ADC_IP 引脚。在安全至关重要的应用中，HT5700 必须与环路电源的高电压隔离开来。建议采用包含 150 kΩ 电阻的外部带通滤波器，这样可以将电流限制在足够低水平，以满足本质安全要求。这种情况下，输入端具有更高的瞬态电压保护功能，因此即是使在要求最苛刻的工业环境中，也无需额外的保护电路。假设使用 1% 精密电阻和 10% 精密电容元件，则计算得出的 CD 跳变电压电平与理想值相差 ±3.5 mV。




图 11 HT5700 在 ADC_IP 上连接外部滤波器

内部滤波器配置如图 12 所示。由于省去了多个外部元件，因此该选项对非常注重成本或电路板空间的应用特别有利。此配置可实现 8 kV ESD HBM 额定值，但如果要在苛刻的工业环境中使用，则需要额外的外部保护电路来提供 EMC 和电涌保护。




图 12 HT5700 在 HART_IN 上使用内部滤波器

5.4 时钟配置

HT5700 支持多种时钟配置，以实现成本和功率之间的最佳平衡：外部晶振、CMOS 时钟输入、内部 RC 振荡器。CLK_CFG0、CLK_CFG1 和 XTAL_EN 引脚配置时钟生成，HT5700 还可以在 CLKOUT 处提供时钟输出（有关更多详细信息，请参阅 CLKOUT 部分）。

5.4.1 外部晶振

外部晶振（ABLS-3.6864 MHz-L4Q-T）的典型连接如图 13 所示。为了确保最小电流消耗和最小杂散电容，晶体、电容器和地之间的连接应尽可能靠近 HT5700。




图 13 晶振连接

ABLS-3.6864MHz-L4Q-T 晶振数据表建议使用两个 18pF 电容器。

5.4.2 CMOS 时钟输入

CMOS 时钟输入也作为 HT5700 生成时钟。要使用此模式，请将外部时钟源连接到 XTAL1 引脚，并使 XTAL2 开路（见图 14）。




图 14 CMOS 时钟连接

5.4.3 内部振荡器

低功耗、内部 0.5%精度 RC 振荡器的功耗通常为 $87 \mu A$ ，振荡频率为 1.2288 MHz。要使用此模式，请将 XTAL1 引脚接地，并使 XTAL2 引脚断路（见图 15）。




图 15 内部振荡器连接

5.4.4 时钟输出

HT5700 可以提供 CLKOUT 的时钟输出（请参见表 6）。

- 如果使用晶振，此时钟输出可配置为 3.6864 MHz、1.8432 MHz 或 1.2288 MHz 缓冲时钟。
- 如果使用 CMOS 时钟，则不能在 CLKOUT 引脚上配置时钟输出。
- 如果使用内部 RC 振荡器，则此时钟输出仅可用作 1.2288MHz 缓冲时钟。

时钟输出的幅度取决于 IOVCC 电平；因此，时钟输出范围可在 1.71V p-p 到 5.5V p-p 之间。启用 HT5700 的时钟输出会增加设备的电流消耗。这种增加是由于驱动 CLKOUT 引脚上的任何负载所需的电流，该负载不应超过 30 pF。应尽量减少该电容，以降低电流消耗。

表 6 时钟描述表

| XTAL_EN | CLK_CFG1 | CLK_CFG0 | 时钟输出 | 描述 |
|---------|----------|----------|-------------|-----------------------------|
| 1 | 0 | 0 | 无输出 | 3.6864 MHz CMOS时钟连接在XTAL1引脚 |
| 1 | 0 | 1 | 无输出 | 1.2288 MHz CMOS时钟连接在XTAL1引脚 |
| 1 | 1 | 0 | 无输出 | 已启用内部振荡器 |
| 1 | 1 | 1 | 1.2288MHz输出 | 内部振荡器启用，CLKOUT启用 |
| 0 | 0 | 0 | 无输出 | 已启用晶振 |
| 0 | 0 | 1 | 3.6864MHz输出 | 晶振启用，CLKOUT启用 |
| 0 | 1 | 0 | 1.8432MHz输出 | 晶振启用，CLKOUT启用 |
| 0 | 1 | 1 | 1.2288MHz输出 | 晶振启用，CLKOUT启用 |

5.4.5 断电模式

HT5700 可以通过保持复位引脚低电平来置于断电模式。如果使用内部参考，则建议将 REF_EN 引脚与复位引脚相连，以便其处于断电状态。

在这种模式下，接收、发射和振荡器电路均关闭，设备消耗的典型电流为 30 μ A。

5.4.6 全双工操作

全双工操作意味着 HT5700 的调制器和解调器同时使能。这是一项非常强大的功能，可以对 HART 设备以及 HART 设备和主机控制器之间的整个信号路径执行自测操作，从而验证本地通信环路功能是否正常。在生产自测中这种高级系统诊断功能非常有用，能够提高应用的安全完整性（SIL）等级。全双工操作模式通过将 DUPLEX 引脚接逻辑高电平来使能。

第 6 章 应用信息

6.1 电源去耦

建议将 VCC 和 IOVCC 电源与 10 μ F 电容并联，再与 0.1 μ F 电容接地。对于许多应用，1 μ F 电容与 0.1 μ F 陶瓷电容并联接地就足够了。REG_CAP 电压为 1.8 V，用于供电 HT5700 内部电路，该电压通过高效时钟 LDO 从 VCC 电源派生而来。将此 REG_CAP 电源与 1 μ F 陶瓷电容并联接地。还需要用 1 μ F 陶瓷电容将 REF 引脚与地隔离。尽可能将去耦电容放置在相关引脚附近。

对于由环路供电的应用，建议在 VCC 电源上串联一个电阻，以减少任何噪声的影响，这些噪声可能由于 HT5700 的电流变化而引入到环路中。对于典型应用，采用 470 Ω 电阻时最为有效。根据应用条件，也可以采用其他值。

6.2 瞬态电压保护

许多工业控制应用对 HART 支持的电流输入输出模块有要求。图 16 显示了一个支持 HART 的电流输入模块的示例，该模块包含瞬态电压保护电路，在恶劣工业控制环境中非常重要。

该模块由 24V 现场电源供电，250 Ω 负载位于低阻抗模块本身内。这种配置与图 16 形成对比，图 17 展示了一个辅助 HART 设备，其中负载在模块外部。对于瞬态电压保护，在电流输入模块的连接点放置一个 10V 单向（用于防止正高压瞬态）瞬态电压抑制器（TVS）。给定应用电路中使用的 TVS 组件必须具有适合单个系统的额定功率。在选择 TVS 时，低漏电流也是保持模拟电流输入精度的重要指标。在瞬态尖峰的情况下，22 Ω 串联电阻器充当 FSK 输出引脚的限流电阻器。FSK 输入引脚由 150k Ω 电阻器进行固有保护，该电阻器是 FSK 输入端推荐的外部滤波器电路的一部分。分压器由 75k Ω 电阻器和 22k Ω 电阻器组成，用于在 FSK 输出开关的现场端保持 0.75Vdc 偏压。




图 16 电流输入模块，HART 电路




图 17 二级 HART 保护电路

图 17 展示了一个包含两级保护电路的 HART 设备示例。在这个例子中，包括了一个双向（用于防止正负高压瞬变）TVS，以提供模块连接点极性的灵活性。由于该模块可以连接到电流回路中的任意位置，因此选择了较高额定值的 TVS。较低额定值的 TVS 作为第二级的额外保护。

6.3 典型连接

图 18 显示了使用外部和内部选项的 HT5700 的典型连接图。有关详细信息，请参见连接 HART_IN 或 ADC_IP 部分。




图 18 HT5700 外部和内部滤波器选项的典型连接图

附录 1 外形尺寸




图 19 外形尺寸



中国科学院沈阳自动化研究所
沈阳中科博微科技股份有限公司
[Http://www.microcyber.cn](http://www.microcyber.cn)
地址：中国·沈阳·浑南新区文溯街17-8号
邮编：110179
电话：0086-24-31217263
传真：0086-24-31217293
EMAIL: sales@microcyber.cn